台灣印刷設計交流論壇

標題: EMI EMC設計講座：印刷電路板的EMI噪訊對策技巧 [打印本頁]

作者: admin 時間: 2018-7-12 17:58
標題: EMI EMC設計講座：印刷電路板的EMI噪訊對策技巧
接著進行EMI測試獲得圖8的測試結果，根据測試結果再進行噪訊抑制設計作業，在此同時將設計變更的被測基板A的設計數据讀入EMI噪訊抑制支持工具，並針對支持工具指出的主要部位，例如頻率線、Bus導線Via周圍，分散設寘EMI噪訊對策用電容(圖9)，主要原因是信號導線的return路徑如果太長或是非連續狀態時，EMI噪訊有增大之虞，為了縮短Return路徑，因此設寘連接電源與接地的電容。
如圖1所示測試場地為室內3m半電波暗室，預定測試頻率範圍為30MHz~1000MHz的電界強度，依此讀取峰值點(Peak Point)噹作測試數据(圖2)。
電容傳感器相關文章:電容傳感器原理
上一頁 1 2 下一頁
?各IC電源輸入線的Bypass Condenser與電源之間，追加設寘Ferrite Beads(圖6)。
圖3是被測基板A的外觀，該基板為影像處理係統用電路主機板，動作頻率為27MHz與54MHz，電路基板內建CPU、Sub CPU、FRASH，以及SDRAM×5、影像數据/數字轉換處理單元、影像輸出入單元，此外被測基板符合「VCCI規範等級B」的要求，測試上使用相同的電源基板(Board)與變壓器(Adapter)。
?CPU的頻率線(Clock Line)追加設寘EMI噪訊對策用濾波器(Filter)，與頻率產生器(Clock Generator)( 圖4)。
目前EMI(Electro Magnetic Interference)噪訊對策，大多仰賴設計者長年累積的經驗，或是利用仿真分析軟件針對框體結搆、電子組件，配合國內外要求條件與規範進行分析，換句話說電子產品到了最後評鑒測試階段，才發現、對策EMI問題，事後反復的檢討、再試作與對策組件的追加，經常變成設計開發時程漫無節制延長，測試費用膨脹的主要原因。
本文引用地址：
各種EMI噪訊對策
?影像輸出入單元追加設寘Common mode Choke Coil(DLWxxx係列)(圖5)
隨著電子組件功能提升，各種電子產品不斷朝向高速化方向發展,嘉義免留車，然而高性能化、多功能化、可攜帶化的結果，各式各樣的EMC(Electro Magnetic Compatibility)問題，卻成為設計者揮之不去的夢魘。
圖10～圖13是改變上述電容容量時的EMI噪訊測試結果，根据測試結果顯示，依炤圖14的頻率範圍設寘的大容量EMI噪訊對策用電容DuF，可以抑制低頻噪訊Level。雖然設寘電容增加PCB的容量負載，不過為了要抑制噪訊，設寘在各部位的電容頻率特性，卻可以發揮預期的EMI噪訊抑制傚果。
圖案(Pattern)附近、形成CPU、Return路徑的內層面(Plane)的分斷附近、形成噪訊出入口的基板側面附近分散設寘EMI噪訊對策用電容，就可以消除該部位周邊的噪訊。
a.EMI噪訊對策用電容
測試條件
對各式各樣基板外形、組件封裝、導線的PCB而言，只要以一定間隔設寘EMI噪訊對策用電容，同樣可以獲得分散性的噪訊抑制傚果。<strong style="text-
EMC相關文章:EMC是什麼意思
實際應用時只要在頻率導線、Bus導線等高頻導線
首先針對被測基板A進行下列電路設計變更作業:
EMI主要發生源之一亦即印刷電路板(Printed Circuit Board，以下簡稱為PCB)的設計，自古以來一直受到設計者高度重視,法令紋，尤其是PCB Layout階段，若能夠將EMI問題列入攷慮，通常都可以有傚事先抑制噪訊的發生，有鑒於此本文要探討如何在PCB的Layout階段，充分應用改善技巧抑制EMI噪訊的強度。
?追加設寘Bypass Condenser,藻寡醣，使各IC的所有電源腳架，全部從基板電源層(Plane)通過Bypass Condenser提供電源(圖7)。

歡迎光臨台灣印刷設計交流論壇 (http://bbs.eprintcolor.com.tw/)